• Cette nouvelle puce utilise une cellule de transistor à effet de champ ferroélectrique (FeFET) et consomme jusqu’à 45 fois moins d’énergie pour le même nombre d’opérations.
• Si ce type de puce pourra plus tard être adapté à du cloud computing, ces architectures sont principalement destinées à l’edge computing, pour les transports, l’industrie ou l’IoT.
Trouver de nouvelles architectures de puces électroniques pour réduire la consommation énergétique de l’intelligence artificielle est l’un des plus grands défis actuels de la microélectronique. Mission acceptée pour Thomas Kämpfe, chef de groupe pour les systèmes neuromorphiques et chef de département Composants et systèmes au Centre des technologies nanoélectroniques du Fraunhofer IPMS : « Aujourd’hui la demande en puces Nvidia est très importante pour entraîner ou faire fonctionner les modèles de langue comme GPT ou des modèles de diffusion d’images ou de vidéos. Et si ces GPU ont des architectures logicielles intéressantes, il faut parfois investir des millions de dollars en dépenses énergétiques pour entraîner les modèles. » L’industrie fait face à la perspective de devoir fabriquer des puces dédiées à l’IA calculant toujours plus rapidement et chauffant toujours moins vite pour rendre possible des applications d’IA en temps réel.
Une architecture innovante de puce susceptible de consommer 44 fois moins d’énergie que les processeurs graphiques utilisés pour l’IA.
Une consommation énergétique bien plus sobre
Un article publié dans Nature Communication auquel le chercheur a participé avec, entre autres, Bosch, l’Université technique de Munich et l’Indian Institute of Technology Kanpur, dévoile une architecture innovante de puce utilisant une cellule de transistor à effet de champ ferroélectrique (FeFET). Il s’agit de commutateurs électroniques qui intègrent des caractéristiques supplémentaires spéciales et qui peuvent stocker des informations même lorsqu’ils sont coupés de la source d’alimentation. Leur particularité est de garantir le stockage et le traitement simultanés des données dans les transistors, ce qui réduit amplement le goulot d’étranglement entre le traitement des données et la mémoire.
« La puce que nous avons développée avec Bosch et le Fraunhofer IMPS est actuellement en production aux États-Unis chez GlobalFoundries. Elle peut délivrer 885 TOPS/W », explique le chercheur. Les TOPS/W correspondent à une mesure qui permet de savoir combien de trillions d’opérations peuvent être réalisés par watt consommé. Les puces traditionnelles en IA, les GPU, opèrent quant à elles autour de 10 à 20 TOPS/W. Reste que, pour l’heure, l’architecture présentée s’adresse davantage au marché de l’« Edge AI », c’est-à-dire le déploiement de systèmes d’IA en périphérie de réseau, là où sont collectées les données comme dans les objets connectés, capteurs et autres usages comme les véhicules autonomes. « Cela s’applique par exemple à des plateformes qui, dans l’automobile, sont capables de préanalyser des objets captés par une caméra », et donc sans envoyer ces données à l’unité centrale. Ce type d’architecture offre donc de nouvelles opportunités pour implémenter de l’IA dans des systèmes miniaturisés à faible consommation et à faible latence. « À l’avenir, il sera possible de les intégrer dans des configurations plus grandes », précise Thomas Kämpfe.
Se rapprocher du cerveau humain
L’architecture utilisée par l’équipe de recherche se veut plus proche du fonctionnement du cerveau humain, dans lequel les neurones traitent les signaux et les synapses mémorisent les informations. L’approche est semblable à celle des puces neuromorphiques, dont les architectures sont variées, à l’image des puces FGPA qui se basent sur des réseaux de neurones oscillants ou à impulsion. Des architectures basées sur des transistors FeFET sont déjà industrialisées, mais un temps de maturation est nécessaire. Les chercheurs estiment qu’il faut encore quelques années – de trois à cinq ans – avant que de telles puces soient disponibles pour une utilisation commerciale. Le délai est requis pour en évaluer la sécurité, notamment dans la perspective d’une utilisation dans des drones ou des véhicules autonomes. « Il existe d’autres cas d’usage pour lesquels les puces neuromorphiques peuvent s’avérer pertinentes au regard de leur durée de vie, si l’on souhaite par exemple implémenter des capteurs dans une forêt pour récolter des données pendant de très longues périodes. »
Sources :
First demonstration of in-memory computing crossbar using multi-level Cell FeFET (en anglais)
Thomas Kämpfe
